4月19日到23日，2026 IEEE专用集成电路会议（IEEE Custom Integrated Circuits Conference，CICC）在美国华盛顿州西雅图市举行，课题组两项CDR芯片研究成果发表，博士研究生王润辰、硕士研究生吕昱在大会现场报告，课题组在高速通信芯片设计方向取得新的突破。

                                                  博士研究生王润辰大会现场报告                                硕士研究生吕昱大会现场报告

2篇论文第一作者均为博士生王润辰。第1篇论文题目为《A 0.71-pJ/bit 64-Gb/s PAM-4 CDR Using a Charge-Calculated-Linear Phase Detector Achieving 12MHz JTOL@1UI and 361fs Recovered Clock in 28nm CMOS》。该论文针对高速 PAM-4 接收机难以兼顾高抖动容限与低时钟抖动的设计痛点，创新性地提出电荷计算线性鉴相器配合多相注入锁定振荡器的创新技术，在实现高抖动容限与低抖动完美平衡的同时，具有更小的硅面积代价与更强的抗干扰鲁棒性。本项目得到国家重点研发计划项目支持。

第2篇论文题目为《A 26.4-to-56-Gb/s 0.38-pJ/bit PAM-4 Reference-less CDR Using Frequency-Offset Quantization Scheme Achieving 65-ns Constant-Band Acquisition Time in 28nm CMOS》，由第二作者硕士生吕昱在现场作报告。该论文针对高速链路中无参考时钟CDR 宽频带捕获慢且辅助扫频电路复杂的痛点，提出基于模式比例频率偏移量化的前馈数字捕获技术，实现了精确的频差量化与极速选频，具有更宽的频带获取范围、更快的锁定速度以及更优的系统能效比。本项目得到国家自然科学基金委重大研究计划项目支持。

关于CICC：IEEE定制集成电路会议（CICC）是集成电路设计领域世界顶级会议之一，由IEEE固态电路协会（Solid-State Circuits Society）主办。CICC以论文录用率低、研究成果创新性和实用性强著称，每年吸引全球范围内大量学术界、工业界研发人员的关注和参与。会议内容涉及模拟及射频电路设计、生物医学、传感器、显示器和MEMS，数字和混合信号SoC/ASIC/SIP,嵌入式存储器件等方面，重点讨论如何解决集成电路设计问题的方法，以提高芯片各项性能指标。

URL: https://ele.xjtu.edu.cn/info/1012/2841.htm