近日，课题组关于 224 Gb/s CMOS 跨阻放大器（TIA） 2026 IEEE European Solid-State Electronics Research Conference（ESSERC 2026）接收，题目为 A 224-Gb/s Linear TIA in 28-nm CMOS Co-Packaged with SiPh Photodiode，会议将于今年9 月在西班牙召开。

根据公开信息，本工作讲是国际首个采用标准平面 CMOS 工艺实现的 224 Gb/s TIA，采用光电合封(CPO)形式，实现了CMOS EIC和PIC 3D集成，瞄准 AI 集群高速互联、下一代高速通信链路等关键应用。

该工作由课题组直博研究生杨健宇为第一作者完成，体现了课题组在高速射频与光互联集成电路方向上的前沿创新与人才培养成果。

IEEE ESSERC 为欧洲固态电子研究领域最高级别会议，汇聚全球器件物理、半导体工艺、射频模拟、高速数字集成电路方向顶尖学者与产业研发人员，是发布固态电路与微电子前沿原创工作的核心权威平台。本次论文录用，充分印证课题组在高速 CMOS 集成电路领域的研究工作获得国际固态电子领域同行的高度肯定。